聲光報警器作為典型的機電一體化設備，其內部集成了高速數字電路（MCU、SoC）、高頻開關電源（DC-DC）和大功率感性負載（揚聲器、繼電器）。這些部件在工作時會產生強烈的電磁噪聲。同時，它也受到來自電網或鄰近設備的電磁干擾（EMI）的影響。電磁兼容性（EMC）測試，正是為了驗證設備在預期的電磁環境中能否正常工作，且不成為干擾源。其中，EN 61000-4-4是一項具代表性的、考驗設備“抗壓能力"的關鍵測試。它對主控電路的影響是毀滅性的，須通過精心的防護設計來抵御。

EFT/Burst干擾的本質與耦合路徑

電快速瞬變脈沖群模擬的是感性負載（如繼電器、接觸器、電機）在接通或斷開瞬間，由于觸點抖動而產生的一連串高壓、高速、重復的脈沖干擾。

波形特征：單個脈沖上升沿陡，持續時間短，重復頻率高，形成一個持續的“脈沖群"（Burst）。

耦合路徑：

電源線耦合：干擾直接從電源線（AC/DC）侵入設備。

信號線耦合：干擾通過I/O線、傳感器線、通信線（如RS485）耦合進來。

空間輻射耦合：高速脈沖會產生強烈的電磁輻射，通過空間耦合到設備的PCB走線和元器件上。

對主控電路（如STM32 MCU）的毀滅性影響

MCU是現代電子設備的“大腦"，其工作頻率通常在MHz甚至GHz級別，對電源質量和信號完整性敏感。EFT/Burst干擾會對其造成多重打擊：

電源電壓跌落（Voltage Droop）：EFT脈沖群通過電源線涌入，導致MCU的供電電壓瞬間跌落（Undervoltage）。MCU內部的邏輯電平（如3.3V）可能因電壓不足而無法被正確識別，導致程序計數器（PC）跳轉錯誤、寄存器數據被破壞，從而引發程序跑飛（Runaway）、死機（Hang）或復位（Reset）。

IO引腳誤觸發：EFT脈沖通過信號線或直接輻射，耦合到MCU的GPIO引腳上。一個幅值足夠高的脈沖，可能被MCU錯誤地識別為一個有效的邏輯電平跳變（如從高到低），從而意外觸發中斷服務程序（ISR）、啟動錯誤的外設操作或篡改數據總線上的內容。

時鐘信號抖動（Clock Jitter）：如果MCU的主時鐘（晶振）或其時鐘樹受到EFT干擾，會導致時鐘信號的相位發生抖動。這會使得CPU的指令執行時序錯亂，是導致數據處理錯誤和系統崩潰的另一個主要原因。

存儲器數據翻轉：高能EFT脈沖可能穿透MCU的保護電路，直接作用于Flash或RAM存儲器單元，導致其存儲的數據位發生翻轉（Bit Flip），造成程序代碼錯誤或關鍵配置數據丟失。

系統級防護策略（“堵"與“疏"）

抵御EFT/Burst，需要采取一套分層、組合的防護策略。

端口級防護（“堵"）——在干擾入口處就地消滅

電源端口：

X電容：跨接在火線（L）和零線（N）之間，濾除差模干擾。

Y電容：連接在火線（L）/零線（N）與安全地（PE）之間，濾除共模干擾。

TVS二管：并聯在電源輸入端，當電壓超過其擊穿閾值時，迅速導通，將浪涌能量泄放到地。應選擇響應速度快（<1ns）、鉗位電壓（Vc）合適的型號。

共模電感：串聯在電源線中，對共模干擾呈現高阻抗，有效控制通過電源線傳播的EFT。